Teaching
课程信息
面向本科生开设三门课程,分别从器件、电路与架构三个入口进入同一个问题:智能计算的硬件基础是如何构成的。
课程网站
aiarchpku.com
三门课程的讲义、作业、实验说明与课程公告统一发布于此。
人工智能的硬件基石:从物理器件到计算架构
| 开课单位 | 北京大学元培学院 |
|---|---|
| 学期与对象 | 2025 年春季学期,本科生,32 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
课程从半导体器件的物理机制出发,逐步搭建到芯片架构:晶体管与存储器件的工作原理,忆阻器、相变存储器等新型器件的特性,如何用这些器件构成计算单元,以及计算单元如何组织成能够运行神经网络的架构。核心问题贯穿始终:人工智能的算力究竟从哪里来,又受什么限制。
教学评估在元培学院四十余门选修课中列第 3 名,课程材料入选北京大学数字精品教材工程。
主要内容
- 半导体器件基础与工艺微缩的物理极限
- 存储层次结构与访存瓶颈的由来
- 新型非易失器件的物理特性及其计算含义
- 存算一体的基本原理与主要设计权衡
- 神经网络加速器的数据流与并行模式
- 能效评估方法:从器件指标到系统指标
智能硬件体系结构
| 开课单位 | 北京大学元培学院 |
|---|---|
| 学期与对象 | 2024 年秋季学期、2025 年秋季学期,本科生,34 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
课程以体系结构的视角展开,讨论智能计算负载对硬件提出了哪些新要求,以及现有架构在哪些地方无法满足这些要求。内容涵盖处理器基础、存储系统、片上网络、专用加速器设计,并结合实验室的研究实例讨论新型架构的设计取舍。
主要内容
- 指令集与微架构基础,流水线与并行技术
- 缓存与存储系统,访存墙的定量分析
- 片上网络的拓扑、路由与流控
- 神经网络加速器:脉动阵列、数据流与调度
- 专用架构的设计方法:从负载分析到架构参数
- 案例研究:可微分神经计算机、神经微分方程、编解码芯片
基于 AI 的数字系统设计
| 开课单位 | 北京大学信息科学技术学院 |
|---|---|
| 学期与对象 | 2026 年秋季学期,本科生,54 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
课程包含较重的动手环节,学生将完成从设计描述到 FPGA 验证的完整流程,同时学习如何在设计流程中使用人工智能工具辅助代码生成、验证与调试。目标是让学生理解工具能做什么、不能做什么,以及在哪些环节人的判断仍然是决定性的。
主要内容
- 硬件描述语言与可综合子集
- 时序约束、跨时钟域与常见设计陷阱
- 验证方法:仿真、断言与覆盖率
- 使用大模型辅助 RTL 生成与调试的实践与边界
- FPGA 原型开发流程与板级调试
- 综合课程设计:实现并验证一个小型加速器
此前的教学经历
在斯坦福大学与密歇根大学求学期间担任下列课程助教。以下链接指向各校公开的课程页面,内容以校方当前版本为准。
- Stanford EE271Introduction to VLSI Systems(数字芯片设计)助教
- Stanford EE214AFundamentals of Analog Integrated Circuit Design(模拟集成电路设计)助教
- Stanford OnlineEE214A 在线课程页面
- Michigan EECS 427VLSI Design I(VLSI 设计,Zhengya Zhang 教授教学页面)助教
- Michigan EECS 470Computer Architecture(计算机体系结构,课程官网)助教
课程与科研的衔接
课程实验与实验室课题之间保留了通路:学生在「基于 AI 的数字系统设计」中完成的加速器设计,可以延续为本科生科研训练的起点;「人工智能的硬件基石」中的器件建模作业,使用的是实验室实测数据拟合的紧凑模型。
希望进一步参与研究的同学,可以在课程结束后直接联系,或参加实验室每学期的开放组会。相关安排见联系我们。