50+已发表论文，其中一作／通讯 31 篇
20+已申请／获批中美发明专利
1 亿+相关专利技术的累计量产芯片
16主持与参与的国家级、省部级及企业项目
实验室简介
北京大学-后摩尔芯片架构与集成电路实验室（PKU-LEAP）依托北京大学集成电路学院与人工智能研究院组建，由陶耀宇研究员负责。
实验室关注一个具体的问题：当传统数字电路难以再靠工艺微缩换取能效时，还有哪些计算可以交给器件本身完成。围绕这一问题，我们从傅里叶变换、排序、频率转换、距离度量等人工智能与信号处理中的瓶颈算子出发，用光器件等后摩尔器件构建新的算子电路，再向上设计能够调度这些算子的芯片架构与指令抽象，最后用完整的算法—架构—电路协同流程验证端到端收益。
研究成果发表于 Science、Nature Electronics、Nature Communications，以及 ISSCC、JSSC、VLSI、IEDM、MICRO、HPCA、FPGA 等集成电路与体系结构领域的主要期刊与会议；相关电路设计已在华为、高通、德州仪器的芯片产品中实现量产。
代表性成果
以下工作均以第一作者或通讯作者身份完成，涵盖器件、电路、架构与系统四个层次。
- 毫秒级神经动力学系统芯片（Science 2026） 基于相变忆阻器提出可控存内计算范式，把神经动力学的单步迭代时延压缩至 2.12 毫秒，在脑皮层重建任务中较先进 GPU 提速 50 至 478 倍。《科学》同期配发专题评述，认为该工作代表了物理驱动计算的理念转变。
- 第一性原理异构傅里叶变换系统（Nature Electronics 2025） 将易失型 VO2 器件与非易失型 TaOx/HfOx 器件异质集成，前者原位生成频谱、后者完成乘累加，支持任意基数与非均匀变换，吞吐率达 504.3 GS/s。
- 可重构存内排序系统（Nature Electronics 2025） 国际首个无比较器排序电路，基于位读取机制并与现有矩阵计算兼容，相较现有 ASIC 实现 3.3 至 7.7 倍加速与 6.23 至 183.5 倍能效提升，入选 2025 中国半导体十大研究进展候选。
- 存内数据库指令集架构 MeMCISA（MICRO 2024） 把数据库系统的核心操作下沉到存内执行，形成以存储为中心的指令集抽象。
- HiMA 历史访存引擎（MICRO 2021） 面向可微分神经计算机的分布式访存架构，较当时最快的 AI 芯片加速 39.1 倍。
- 可配置分树极化码译码芯片（VLSI 2019、JSSC 2021） 40nm 工艺下达到当时世界最高的 3.25 Gbps 吞吐，获 VLSI 最佳论文奖提名。
最新动态
- 2026 年 7 月 神经动力学芯片工作发表于 Science，人民日报、新华社、新京报、北京日报等媒体报道。查看全部动态
- 2026 年 1 月 忆阻器异质集成傅里叶变换系统发表于 Nature Electronics。
- 2025 年 12 月 三篇论文被 IEDM 2025 接收，涵盖混合精度相变存算芯片、自监督学习加速器与多模态融合处理器。
- 2025 年 获华为未名青年学者奖；面上项目「神经微分方程高并发存算一体芯片研究」获批。
招收信息 实验室长期招收合作博士后、博士研究生与硕士研究生，也欢迎本科生参与科研训练。研究背景不限于集成电路设计，具备体系结构、编译、算法或器件物理基础的同学都可以找到合适的题目。详见联系我们。